IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Masanobu IKEDA

Serial Number: Not Yet Assigned

Filed: August 6, 2003 Customer No.: 23850

For: METHOD FOR FABRICATING SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

August 6, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-252890, filed on August 30, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy/copies.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,
ARMSTRONG, WESTERMAN & HATTORI, LLP

Atty. Docket No.: 030962 Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006 Tel: (202) 659-2930 Fax: (202) 887-0357

DWH/II

Donald W. Hanson Reg. No. 27,133

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月30日

出願番号

Application Number:

特願2002-252890

[ST.10/C]:

[JP2002-252890]

出 願 人
Applicant(s):

富士通株式会社

2002年12月 6日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

0240810

【提出日】

平成14年 8月30日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/304

【発明の名称】

半導体装置の製造方法

【請求項の数】

. 8

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

池田 雅延

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100087479

【弁理士】

【氏名又は名称】

北野 好人

【選任した代理人】

【識別番号】

100114915

【弁理士】

【氏名又は名称】 三村 治彦

【手数料の表示】

【予納台帳番号】

003300

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書

【物件名】

図面 1

【物件名】

要約書



【包括委任状番号】 0012600

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 基板上に形成され、銅配線層が埋め込まれた第1の絶縁膜上に、第2の絶縁膜を形成する工程と、

前記第2の絶縁膜に、前記銅配線層に達するコンタクトホールを形成する工程と、

前記コンタクトホールを形成した前記基板を薬液により洗浄する工程と、

前記薬液により洗浄した前記基板を乾燥する工程と、

乾燥した前記基板を、還元雰囲気下でアニールする工程と

を有することを特徴とする半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法において、

前記基板を乾燥する工程では、前記基板の周囲を減圧状態とすることにより、 前記基板を乾燥する

ことを特徴とする半導体装置の製造方法。

【請求項3】 請求項2記載の半導体装置の製造方法において、

前記基板を乾燥する工程では、スピンドライ法により前記基板を乾燥した後に 前記基板の周囲を減圧状態とする

ことを特徴とする半導体装置の製造方法。

【請求項4】 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、

前記還元雰囲気は、水素及び/又はアンモニアを含有する雰囲気であることを特徴とする半導体装置の製造方法。

【請求項5】 請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、

前記還元雰囲気における酸素濃度は、100ppm以下である

ことを特徴とする半導体装置の製造方法。

【請求項6】 請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、

前記還元雰囲気下で前記基板をアニールする工程では、320℃以上420℃ 以下の温度で前記基板をアニールする

ことを特徴とする半導体装置の製造方法。

【請求項7】 請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、

前記第1の絶縁膜及び/又は前記第2の絶縁膜は、有機膜又はオルガノシリケート膜である

ことを特徴とする半導体装置の製造方法。

【請求項8】 請求項1乃至7のいずれか1項に記載の半導体装置の製造方法において、

前記コンタクトホールに金属膜を埋め込む工程を更に有する ことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、銅を配線材料とする半導体装置の製造方法に関する。

[0002]

【従来の技術】

半導体素子の高集積化、チップサイズの縮小化に伴い、配線の微細化及び多層 配線化が加速的に進められている。こうした多層配線を有するロジックデバイス においては、配線遅延がデバイスの信号遅延の支配的な要因の一つとなりつつあ る。

[0003]

デバイスの信号遅延の要因の一つとなりつつある配線遅延は、配線抵抗と配線 容量の積と比例関係にある。したがって、配線遅延を改善するためには、配線抵 抗及び配線容量を低減することが重要になってくる。

[0004]

配線抵抗を低減する方法としては、層間絶縁膜として低誘電率絶縁膜を用い、 配線材料としてCuを用いることが検討されている。特に、低い抵抗率を有し、 成膜の容易さ、安定性に優れ、配線遅延の低減に大きく寄与しうるCu配線を用いることは、デバイス性能の向上に大きく寄与すると考えられている。

[0005]

Cu配線の形成工程においては、配線間を電気的に接続するため、配線間の絶縁膜に、エッチングによりコンタクトホールが形成される。図14(a)はコンタクトホール形成後の様子を示す断面図である。基板100上に形成された絶縁膜102に、Cu配線104が埋め込まれている。絶縁膜102上には、拡散防止膜106と、絶縁膜108とが順次形成されており、絶縁膜108及び拡散防止膜106には、Cu配線104に達するコンタクトホール110が形成されている。

[0006]

形成されたコンタクトホール110の内壁には、エッチング中に生じるフルオロカーボンポリマー等の汚染物質112が付着している。このような汚染物質1 12を除去するために、通常、薬液を用いたウェット洗浄が行われている。

[0007]

ウェット洗浄後の乾燥については、一般に、基板を回転したときの遠心力によって液体を除去するスピンドライ法が用いられている。従来のCu配線のように、直径がO.30μm程度のコンタクトホールが用いられる場合には、スピンドライ法によりコンタクトホールの内部まで充分に乾燥することができた。

[0008]

しかしながら、配線の微細化に伴い、コンタクトホールの直径も小さくなっていくと、コンタクトホールに洗浄液が入り込んだ場合に毛細管現象が発生する。 このため、コンタクトホールの狭小化が進行するにつれて、スピンドライ法ではコンタクトホール内部まで充分に乾燥することが困難となってくる。

[0009]

コンタクトホール内部の乾燥が不十分である場合には、次の工程までの間に、コンタクトホール内に残存した洗浄液或いはフルオロカーボンポリマーが、大気中の成分 H_2S 、 H_2O と反応し、さらに、その反応物が下地のCu配線と反応する。この結果、図14(b)に示すように、コンタクトホール110底部に露出

したCu 配線104 表面に、 CuF_4 、CuO、 Cu_2O 等からなる酸化物層114 が形成され、配線間を接続したときに、コンタクト不良が生じてしまうことがある。

[0010]

また、配線のパターニングに先立ってコンタクトホールを形成する半導体装置の製造方法では、コンタクトホールの洗浄にアルカリ性薬液を用い、配線パターンのパターニングに化学増幅型レジストを用いることがある。この場合、洗浄後の乾燥が不十分であると、コンタクトホール内に乾燥処理後も残留しているアルカリ性薬液が酸失活材として化学増幅型レジストに作用する。この結果、図14(c)に示すように、絶縁膜108上に形成された化学増幅型のレジスト膜116に、裾引き現象によるパターニング不良が生じ、高精度での配線のパターニングが困難となるという不具合も想定される。

[0011]

かかる洗浄後の不十分な乾燥による弊害を除去するため、これまでに種々の方 法が提案されている。

[0012]

例えば特開平8-64514号公報には、スピンドライ法による乾燥の後に、 減圧乾燥を行う方法が開示されている。図15は、特開平8-64514号公報 に開示された半導体装置の製造方法を示すフローチャートである。図示するよう に、エッチングによるコンタクトホールの形成工程S100の後に、薬液による 洗浄工程S102、スピンドライ法による乾燥工程S104、及び減圧乾燥工程 S106が順次行われる。

[0013]

また、特開平9-275085号公報には、スピンドライ法による乾燥及び減圧乾燥の後に、プラズマによるドライ洗浄を行う方法が開示されている。図16は、特開平9-275085号公報に開示された半導体装置の製造方法を示すフローチャートである。図示するように、エッチングによるコンタクトホールの形成工程S200の後に、薬液による洗浄工程S202、スピンドライ法による乾燥工程S204、及び減圧乾燥工程S206が順次行われる。さらに、減圧乾燥

工程S206の後に、プラズマによるドライ洗浄工程S208が行われる。

[0014]

【発明が解決しようとする課題】

Cu配線を形成する場合には、コンタクトホール形成後の洗浄に用いる薬液として、一般に、フッ化アンモニウム($\mathrm{NH_4F}$)或いはヒドロキシアミン($\mathrm{NH_2OH}$)が用いられている。これらアルカリ性の薬液に、コンタクトホール底部に露出したCu配線の表面が曝されると、図17に示すように、Cu配線104の表面にはCuF $_4$ 、CuO、Cu $_2$ O等のCu表面変質層118が形成される。Cu表面変質層118は、コンタクト抵抗の上昇を招き、さらにはコンタクト不良の一因となる。

[0015]

しかしながら、薬液洗浄後に、単にスピンドライ法による乾燥や減圧乾燥を行うのみでは、Cu配線の表面に形成された CuF_4 、CuO、 Cu_2O はそのまま残存してしまっていた。

[0016]

前述した特開平9-275085号公報に開示された方法は、コンタクトホール底部に露出したCu配線表面に薬液洗浄により形成された CuF_4 、CuO、 Cu_2O を除去すべく、減圧乾燥後に、 H_2 プラズマによるドライ洗浄を行うものである。Cu 配線の表面に形成された CuF_4 、CuO、 Cu_2O を、 H_2 プラズマによって還元することにより除去してから、配線間を接続する金属でコンタクトホールを埋め込むことにより、コンタクト不良の発生を抑制することができる。

[0017]

しかし、配線間の絶縁膜として有機膜、オルガノシリケート膜等の低誘電率絶縁膜を用いた場合にH₂プラズマによるドライ洗浄を適用すると、次のような弊害の発生が考えられる。

[0018]

まず、このような低誘電率絶縁膜は、 H_2 プラズマに曝されることによりエッチングされ、ボーイング等の形状劣化が生じてしまう場合がある。例えば、有機

膜の場合には、次の反応式に示すようにエッチングされ、ボーイング等の形状劣 化が生じる。

[0019]

$$C(s)+4H(g) \rightarrow CH_4(g)\uparrow$$

また、低誘電率絶縁膜は、 H_2 プラズマに曝されることにより表面が変質し、脱ガス成分を容易に吸着する膜となってしまう場合がある。すなわち、図18に示すように、絶縁膜108を低誘電率絶縁膜とした場合には、その表面に、脱ガス成分吸着性変質膜120が形成される。例えば、オルガノシリケート膜の場合は、次の反応式に示すように、 H_2 O等の脱ガス成分の吸着サイトが表面に形成される。

[0020]

$$Si-CH_3(s)+H(g) \rightarrow Si-*+CH_4(g)\uparrow$$

こうして形成された H_2 O等の脱ガス成分の吸着サイトには、以下のように H_2 O等の脱ガス成分が吸着する。

[0021]

$$Si^{-*} + H_2O \rightarrow Si^{-}OH_2$$

このように、低誘電率絶縁膜にコンタクトホールを形成した場合には、H₂プラズマを用いたドライ洗浄により、低誘電率絶縁膜の形状劣化や表面変質が生じてしまう。このため、安定性及び信頼性の高い多層配線構造を提供することは困難であると考えられる。

[0022]

本発明の目的は、Cu配線において微細なコンタクトホールを用いる場合であっても、安定性及び信頼性の高い配線構造を形成しうる半導体装置の製造方法を 提供することにある。

[0023]

【課題を解決するための手段】

上記目的は、基板上に形成され、銅配線層が埋め込まれた第1の絶縁膜上に、 第2の絶縁膜を形成する工程と、前記第2の絶縁膜に、前記銅配線層に達するコ ンタクトホールを形成する工程と、前記コンタクトホールを形成した前記基板を 薬液により洗浄する工程と、前記薬液により洗浄した前記基板を乾燥する工程と、乾燥した前記基板を、還元雰囲気下でアニールする工程とを有することを特徴とする半導体装置の製造方法により達成される。

[0024]

【発明の実施の形態】

[本発明の原理]

まず、本発明による半導体装置の製造方法の原理について図1乃至図3を用いて説明する。図1は本発明による半導体装置の製造方法を示すフローチャート、図2は本発明による半導体装置の製造方法の原理を説明する断面図、図3はアニール時のCuのマイグレーションにより形成されるボイドを示す断面図である。

[0025]

本発明による半導体装置の製造方法では、Cu配線の形成工程において、図1に示すように、Cu配線に達するコンタクトホールをエッチングによって絶縁膜に形成する工程S10と、薬液を用いてコンタクトホールを洗浄する工程S12と、スピンドライによる乾燥工程S14と、減圧乾燥工程S16と、還元雰囲気下でのアニール工程S18とが順次行われる。

[0026]

本発明による半導体装置の製造方法は、コンタクトホールを形成し、 NH_4F 、 NH_2OH 等の薬液により洗浄した基板をスピンドライ法及び減圧乾燥により乾燥した後に、 H_2 ガス、 NH_3 ガス等を含有する還元雰囲気下でアニールする工程を有することに主たる特徴がある。

[0027]

スピンドライ法による乾燥及び減圧乾燥後の還元雰囲気下でのアニールにより、洗浄に用いた薬液を充分に乾燥できるのみならず、コンタクトホール底部に露出したCu配線の表面に形成されるCuF₄、CuO、Cu₂〇を還元し、Cuを再生することができる。これにより、コンタクト不良の発生を抑制することができ、安定性及び信頼性の高い配線構造を形成することができる。

[0028]

さらに、還元雰囲気下でのアニールは、H₂プラズマによるドライ洗浄とは異

なり、コンタクトホールが形成された低誘電率膜に対して、ボーイング等の形状 劣化や、表面の変質等の影響を与えることなく ${\rm CuF_4}$ 、 ${\rm CuO}$ 、 ${\rm Cu_2O}$ を還元除去することができる。

[0029]

図2 (a) は、Cu配線に達するコンタクトホールをエッチングにより形成した後の様子を示す断面図である。図示するように、基板10上に形成された絶縁膜12に、Cu配線14が埋め込まれている。Cu配線14が埋め込まれた絶縁膜12上には、拡散防止膜16と、絶縁膜18とが順次形成されている。絶縁膜18及び拡散防止膜16には、Cu配線14に達するコンタクトホール20が形成されている。エッチング後のコンタクトホール20内には、レジスト膜の残渣等の汚染物質22が付着している。

[0030]

かかる汚染物質を除去すべく、 $\mathrm{NH_4F}$ 、 $\mathrm{NH_2OH}$ 等の薬液を用いたウェット 洗浄が行われる。図2 (b) は、薬液による洗浄後のコンタクトホールの様子を 示す断面図である。図示するように、薬液を用いたウェット洗浄により汚染物質 2 2 は除去されるが、コンタクトホール20底部に露出しているCu配線14の 表面に、 $\mathrm{NH_4F}$ 、 $\mathrm{NH_2OH}$ 等の薬液との反応によりCuF $_4$ 、CuO、Cu $_2$ O等のCu表面変質層 2 4 が形成されている。

[0031]

Cu 配線 14 表面に形成されたCu 表面変質層 24 は、図 2 (c) に示すように、 H_2 、 NH_3 等の還元性の気体を含有する還元雰囲気下でのアニールにより以下に示す反応式のように還元され、Cu 配線 14 表面のCu が再生する。

[0032]

 CuF_4 は、 H_2 又は NH_3 と以下のように反応する。

[0'0 3 3]

 $CuF_4(s)+H_2(g) \rightarrow Cu(s)+4HF(g)\uparrow$

 $3 \text{ CuF}_4(s) + 4 \text{ NH}_3(g) \rightarrow 3 \text{ Cu}(s) + 4 \text{ NF}_3(g) \uparrow + 6 \text{ H}_2(g) \uparrow$ CuOは、 H_2 又は NH_3 と以下のように反応する。

[0034]

 $CuO(s)+H_2(g) \rightarrow Cu(s)+H_2O(g)\uparrow$

3CuO(s)+2NH $_3$ (g) \rightarrow 3Cu(s)+2N $_2$ (g)↑+3H $_2$ O(g)↑ Cu $_2$ Oは、H $_2$ 又はNH $_3$ と以下のように反応する。

[0035]

 $Cu_2O(s)+H_2(g) \rightarrow 2Cu(s)+H_2O(g)\uparrow$

 $3 \text{ Cu}_2\text{O}(s) + 2 \text{ NH}_3(g) \rightarrow 6 \text{ Cu}(s) + 2 \text{ N}_2(g) \uparrow + 3 \text{ H}_2\text{O}(g) \uparrow$ アニールを行う還元雰囲気としては、 H_2 ガス或いは NH_3 ガスを単独で用いるのみならず、例えば、 H_2 と N_2 との混合ガス、 H_2 とHe、Ar、Kr、Xe等の希ガスとの混合ガス、 H_3 と NH_3 と NH_3 と NH_3 と NH_3 と NH_3 とNe と NH_3 とNe とNe をme がス、Ne とNe とme をme がス、Ne とme をme とme をme とme と $\text{me$

[0036]

なお、アニールを行う還元雰囲気中の酸素濃度については、100ppm以下 に制御することが望ましい。

[0037]

100ppmよりも高い酸素濃度の還元雰囲気下でアニールを行うと、露出したCu配線表面のCuが酸化されてしまう。Cuの酸化現象は粒界で生じやすく、この粒界での酸化現象は、配線の信頼性試験を行う際に原子輸送の拡散パスとなる。このため、配線材料として用いるCuの酸化は、配線の信頼性の著しい低下を招いてしまう。したがって、アニールを行う還元雰囲気中の酸素濃度を100ppm以下に制御することが望ましい。

[0038]

また、還元雰囲気下でのアニール温度の範囲は、320℃以上420℃以下であることが望ましい。

[0039]

次の表1は、還元雰囲気下でのアニール温度を変化して測定したボイドの有無による配線寿命及びコンタクト抵抗の結果を表にしたものである。ボイドの有無による配線寿命については、400℃のアニール温度を基準とし、配線寿命が基準と同等或いはそれ以上の温度は○で示し、基準の0.6倍以上0.8倍以下の

温度は△で示し、基準の0.6倍未満の温度は×で示している。コンタクト抵抗 については、同様に400℃のアニール温度を基準とし、コンタクト抵抗が基準 よりも小さい温度は○で示し、基準の1倍以上1.2倍以下の温度は△で示し、 基準の1.2倍を超過する温度は×で示している。

[0040]

【表1】

アニール温度	下層配線ボイド有無	コンタクト抵抗上昇
300℃	0	X
320℃	0	Δ
350℃	0	0
380℃	0	0
400℃	(Ref)	(Ref)
420℃	. Δ	Δ
450℃	X	X 2.00

まず、表1から明らかなように、420℃よりも高温でアニールを行うと、配線寿命の低下がみられる。これは、420℃よりも高温でのアニールでは、図3に示すように、拡散防止膜16とCu配線14との界面において熱によるCuのマイグレーションが生じ、配線部分からCuがビア部分に移動する結果、Cu配線14にボイド25が形成されるためである。したがって、アニール温度は、上述のように、420℃以下とすることが望ましい。

[0041]

一方、320 Cよりも低温でアニールを行うと、コンタクト抵抗が上昇してしまっている。これは、320 Cよりも低温でのアニールでは、 CuF_4 、CuO、 Cu_2O 等のCu 表面変質層を十分に除去することができないためである。したがって、アニール温度は、上述のように、320 C以上とすることが望ましい

[0042]

以上のようにして、本発明による半導体装置の製造方法によれば、還元雰囲気下でのアニールにより、薬液との反応によりCu 配線表面に形成された CuF_4 、CuO、 Cu_2O 等のCuのフッ化物、酸化物を除去することができる。これ

により、コンタクト抵抗の上昇、配線間のコンタクト不良の発生を抑制し、安定 性及び信頼性の高いCu配線を形成することができる。

[0043]

[実施形態]

次に、本発明の一実施形態による半導体装置の製造方法について図4乃至図13を用いて説明する。図4は本実施形態による半導体装置の製造方法により形成されるCu配線の構造を示す断面図、図5乃至図13は本実施形態による製造方法を示す工程断面図である。

[0044]

本実施形態による半導体装置の製造方法は、第1層目のCu配線と、ビアを介して第1層目のCu配線に接続する第2層目のCu配線とを有する図4に示す多層配線構造を形成するものである。

[0045]

図示するように、シリコン基板26上に、有機低誘電率膜28と、シリコン酸化膜30とが順次形成されている。有機低誘電率膜28及びシリコン酸化膜30には、第1の配線溝32が形成されている。第1の配線溝32には、バリアメタルとしてのタンタル膜34を介して、Cu膜からなる第1のCu配線36が埋め込まれている。

[0046]

Cu配線36が埋め込まれたシリコン酸化膜30上には、シリコン窒化膜からなる拡散防止膜38と、シリコン酸化膜40と、有機低誘電率膜42と、シリコン酸化膜44とが順次形成されている。

シリコン酸化膜44及び有機低誘電率膜42には、第2の配線溝46が形成されている。シリコン酸化膜40及び拡散防止膜38には、第1のCu配線36に達し、第2の配線溝46と接続するコンタクトホール48が形成されている。

[0047]

第2の配線溝46には、バリアメタルとしてのタンタル膜50を介して、Cu 膜からなる第2のCu配線52が埋め込まれている。コンタクトホール48には 、バリアメタルとしてのタンタル膜50を介して、Cu膜からなる第2の配線5 2のビア部52が埋め込まれている。

[0048]

第2層目のCu配線52が埋め込まれたシリコン酸化膜44上には、シリコン 窒化膜からなる拡散防止膜56が形成されている。

[0049]

以下、本実施形態による半導体装置の製造方法について図5乃至図13を用いて説明する。

[0050]

まず、シリコン基板26上に、例えばスピンコート法により、厚さ150nm の有機低誘電率膜28を形成する。有機低誘電率膜28としては、例えば、アリルエーテル系、フルオロカーボン系、ハイドロジェンシロセスキオキサン系、ハオドロメチルシロセスキオキサン系、ポーラスオキサン系、ポーラスアリルエーテル系の有機膜やオルガノシリケート膜等の低誘電率膜を用いることができる。

[0051]

次いで、有機低誘電率膜28上に、例えばプラズマCVD (Chemical Vapor Deposition) 法により、厚さ250nmのシリコン酸化膜30を形成する。シリコン酸化膜30の代わりに、シリコン窒化酸化膜、シリコン窒化膜等をプラズマCVD法により形成してもよい。

[0052]

次いで、シリコン酸化膜30上に、厚さ60nmの反射防止膜58を形成する (図5(a)を参照)。

[0053]

次いで、反射防止膜58上に、レジスト膜60を形成する。次いで、フォトリ ソグラフィーにより、第1層目の配線パターンの形成予定領域を露出する形状に 、レジスト膜60をパターニングする。(図5(b)を参照)。

[0054]

次いで、パターニングしたレジスト膜60をマスクとして、例えばRIE(Re active Ion Etching)法により、反射防止膜58、シリコン酸化膜30、及び有機低誘電率膜28を順次エッチングする。こうして、第1層目の配線パターンを

有する第1の配線溝32を形成する。第1の配線溝32を形成した後、レジスト膜60及び反射防止膜58を除去する(図5(c)を参照)。

[0.05.5]

次いで、第1の配線溝32が形成されたシリコン基板26を、 NH_4F 、 NH_2 OH等の薬液を用いてウェット洗浄する。

[0056]

薬液による洗浄終了後、まず、スピンドライ法による乾燥を行う。

[0057]

次いで、例えば酸素濃度が100ppmの窒素ガス雰囲気下、圧力10Torrで減圧乾燥を行う。

[0058]

次いで、NH₃ ガスの還元雰囲気下でのアニールを行う(図6(a)を参照)。アニールの条件としては、例えば、温度を400℃、圧力を4Torr、NH₃ ガスの流量を2000sccm、アニール時間を5分とする。このアニールにより、エッチングの際に側壁部分が受けたダメージにより生じる脱ガス成分を除去することができる。

[0059]

こうして、薬液による洗浄後の一連の処理により、第1の配線溝32内を含めて十分に乾燥し、第1の配線溝内の汚染物質を十分に除去することができる。

[0060]

次いで、全面に、例えばスパッタ法により、バリアメタルとしての厚さ15nmのタンタル膜34と、厚さ130nmのシードCu膜62とを順次形成する(図6(b)を参照)。

[0061]

次いで、シードCu膜62上に、電解めっき法により、厚さ970nmのCu 膜64を形成する(図6(c)を参照)。

[0062]

次いで、CMP (Chemical Mechanical Polishing) 法により、第1の配線溝 32以外の部分に形成されているCu膜64、シードCu膜62、タンタル膜3

4、及びシリコン酸化膜30の上部を除去する。こうして、第1の配線溝32に埋め込まれたCu膜64からなる第1のCu配線36を形成する(図7(a)を参照)。

[0063]

次いで、全面に、例えばプラズマCVD法により、厚さ70nmのシリコン窒化膜からなる拡散防止膜38と、厚さ280nmのシリコン酸化膜40とを順次形成する(図7(b)を参照)。

[0064]

次いで、シリコン酸化膜40上に、例えばスピンコート法により、厚さ150 nmの有機低誘電率膜42を形成する。有機低誘電率膜42としては、有機低誘電率膜28と同様に、例えば、アリルエーテル系、フルオロカーボン系、ハイドロジェンシロセスキオキサン系、ハオドロメチルシロセスキオキサン系、ポーラスオキサン系、ポーラスアリルエーテル系等の低誘電率膜を用いることができる

[0065]

次いで、有機低誘電率膜42上に、例えばプラズマCVD法により、厚さ250nmのシリコン酸化膜44を形成する。シリコン酸化膜44の代わりに、シリコン窒化酸化膜、シリコン窒化膜等をプラズマCVD法により形成してもよい。

[0066]

次いで、シリコン酸化膜44上に、例えばプラズマCVD法により、後の工程でエッチングのマスクとして用いる厚さ100nmのシリコン窒化膜66を形成する(図7(c)を参照)。

[0067]

次いで、シリコン窒化膜66上に、厚さ60nmの反射防止膜68を形成する

[0068]

次いで、反射防止膜68上に、レジスト膜70を形成する。次いで、フォトリ ソグラフィーにより、第2層目の配線パターンの形成予定領域を露出する形状に 、レジスト膜70をパターニングする。(図8(a)を参照)。

[0069]

次いで、パターニングしたレジスト膜70をマスクとして、例えばRIE法により、反射防止膜68及びシリコン窒化膜66を順次エッチングする。こうして、シリコン窒化膜66を、第2層目の配線パターンの形成予定領域を露出する形状にパターニングする。シリコン窒化膜66をパターニングした後、レジスト膜70及び反射防止膜68を除去する(図8(b)を参照)。

[0070]

次いで、全面に、厚さ140nmの反射防止膜72を形成する。

[0071]

次いで、反射防止膜72上に、レジスト膜74を形成する。次いで、フォトリソグラフィーにより、第1のCu配線36と第2のCu配線52とを接続するビアホール48の形成予定領域を露出する形状に、レジスト膜74をパターニングする。(図9(a)を参照)。

[0072]

次いで、パターニングしたレジスト膜74をマスクとして、例えばRIE法により、反射防止膜72、シリコン窒化膜66、及びシリコン酸化膜44を順次エッチングする(図9(b)を参照)。

[0073]

次いで、シリコン酸化膜44の除去により露出した有機低誘電率膜42をエッチングする。有機低誘電率膜42のエッチングとともに、レジスト膜74及び反射防止膜72も除去される(図10(a)を参照)。

[0074]

次いで、シリコン窒化膜66をマスクとして、例えばプラズマエッチング法により、シリコン酸化膜44と、有機低誘電率膜42を除去した領域に露出したシリコン酸化膜40とをエッチングする。こうして、第2層目の配線パターンを有する第2の配線溝46をシリコン酸化膜44に形成するとともに、ビアホール48をシリコン酸化膜40まで形成する(図10(b)を参照)。

[0075]

次いで、例えばプラズマエッチング法により、マスクとして用いたシリコン窒

化膜66と、ビアホール48底部に露出したシリコン窒化膜からなる拡散防止膜38を同時に除去する(図11(a)を参照)。

[0076]

次いで、第2の配線溝46が形成されたシリコン酸化膜44をマスクとして、 第2の配線溝46の底部に露出した有機低誘電率膜42をエッチングする。こう して、第2の配線溝46を有機低誘電率膜42まで形成する(図11(b)を参 照)。

[0077]

次いで、第2の配線溝46及びビアホール48が形成されたシリコン基板26 を、 $\mathrm{NH_4F}$ 、 $\mathrm{NH_2OH}$ 等の薬液を用いてウェット洗浄する。

[0078]

薬液による洗浄終了後、まず、スピンドライ法による乾燥を行う。

[0079]

次いで、例えば酸素濃度が100ppmの窒素ガス雰囲気下、圧力10Torrでの減圧乾燥を行う。

[0080]

[0081].

こうして、薬液による洗浄後の一連の処理により、第2の配線溝32及びビアホール48内を含めて十分に乾燥し、第1の配線溝32及びビアホール48内の汚染物質を十分に除去することができる。また、 $\mathrm{NH_4F}$ 、 $\mathrm{NH_2OH}$ 等の薬液との反応により、ビアホール48底部に露出した Cu 収配線36表面に形成される Cu F_4 、 Cu O 、 $\mathrm{Cu}_2\mathrm{O}$ 等の Cu 表面変質層を除去することができる。

[0.082]

次いで、全面に、例えばスパッタ法により、バリアメタルとしての厚さ15nmのタンタル膜50と、厚さ130nmのシードCu膜76とを順次形成する(図12(a)を参照)。

[0083]

次いで、シードCu膜76上に、電解めっき法により、厚さ970nmのCu 膜78を形成する(図12(b)を参照)

次いで、CMP法により、第2の配線溝46及びビアホール48以外の部分に 形成されているCu膜78、シードCu膜76、タンタル膜50、及びシリコン 酸化膜44の上部を除去する。こうして、第2の配線溝46に埋め込まれたCu 膜78かからなる第2のCu配線52と、ビアホール48に埋め込まれたCu膜 78からなるCu配線52のビア部54を形成する(図13(a)を参照)。

[0084]

次いで、全面に、例えばプラズマCVD法により、厚さ70nmのシリコン窒化膜からなる拡散防止膜56を形成する(図13(b)を参照)。

[0085]

こうして、本実施形態による半導体装置の製造方法により、図4に示す多層配 線構造が形成される。

[0086]

このように、本実施形態によれば、薬液によってコンタクトホールを洗浄した後に、還元雰囲気下でアニールすることにより、洗浄後の乾燥を十分に行うことができ、また、薬液との反応によりCu配線表面に形成されたCuF4、CuO、Cu2〇等のCuのフッ化物、酸化物を除去することができる。このとき、コンタクトホールが形成された絶縁膜の形状劣化や表面変質を招くこともない。これにより、コンタクト抵抗の上昇、配線間のコンタクト不良の発生を抑制し、安定性及び信頼性の高いCu配線を形成することができる。

[0087]

(評価結果)

表2は、コンタクト抵抗、配線容量、及び配線の寿命に関し、本発明による半 導体装置の製造方法により形成したCu配線と従来技術により形成したCu配線 とを比較した結果の一例を示すものである。

[0088]

【表2】

		 	
洗浄方法	コンタクト抵抗	配線容量	配線寿命
従来例1 減圧乾燥なし その後の処理なし	1	1	1
従来例2 減圧乾燥のみ	0.95	1	1.2
従来例3 減圧乾燥 その後にプラズマ処理	0.75	1.2	0.7
本発明 減圧乾燥 その後に還元雰囲気アニール	0.8	1	2

上記の表 2 において、コンタクト抵抗については、ビア径 0. 1 5 μ mの配線について比較した。また、配線容量については、0. 1 8 μ mの幅の配線が 0. 1 8 μ m間隔で形成されたラインアンドスペースのものについて比較した。また、従来例 1 は、薬液洗浄後にスピンドライ法による乾燥を行い、その後の処理を行わずに配線を形成したものである。従来例 2 は、薬液洗浄後にスピンドライ法による乾燥及び減圧乾燥を行ってから配線を形成したものである。従来例 3 は、薬液洗浄後にスピンドライ法による乾燥及び減圧乾燥を行い、さらに、プラズマ処理を行ってから配線を形成したものである。なお、表 1 に示す数値は、従来例 1 による場合のコンタクト抵抗、配線容量、及び配線寿命をそれぞれ 1 とした場合の相対的な値である。

[0089]

表2からは、従来例1による場合に比べて、従来例3及び本発明による場合が 特にコンタクト抵抗が低減されていることがわかる。

[0090]

しかしながら、従来例3による場合は、従来例1による場合に比べて、配線容量が増大し、また、配線寿命が短縮してしまっている。

[0091]

一方、本発明による場合は、従来例1による場合に比べて、配線容量が増加することはなく、また、配線寿命が2倍にもなっている。

[0092]

このように、表2に示す結果より、本発明による半導体装置の製造方法によれば、配線寿命を短縮することなく、コンタクト抵抗を低減することができることが明らかにされた。

[0093]

[変形実施形態]

本発明の上記実施形態に限らず種々の変形が可能である。

[0094]

例えば、上記実施形態では、還元雰囲気下のアニールの前に、スピンドライ法による乾燥及び減圧乾燥を行ったが、必ずしも両方法による乾燥を行わなくてもよい。例えば、還元雰囲気下のアニールの前に、スピンドライ法による乾燥を行わずに、減圧乾燥のみを行うだけでもよい。

[0095]

また、上記実施形態では、第2層目までのCu配線を形成したが、同様の工程を繰り返すことにより、第2層目以上のCu配線を有する多層配線構造を形成することができる。

[0096]

また、上記実施形態では、NH3 ガスの還元雰囲気下でアニールを行ったが、 H2 ガスの還元雰囲気下でのアニールを行ってもよい。また、これらのガスとN2 ガスや希ガス等の不活性ガスとの混合ガス雰囲気下でのアニールを行ってもよい。

[0097]

また、上記実施形態において説明した配線工程のみならず、通常のダマシン法による配線工程に対しても本発明を適用することができる。

[0098]

【発明の効果】

以上の通り、本発明によれば、基板上に形成され、銅配線層が埋め込まれた第

1の絶縁膜上に、第2の絶縁膜を形成し、第2の絶縁膜に、前記銅配線層に達するコンタクトホールし、コンタクトホールを形成した基板を薬液により洗浄するし、薬液により洗浄した基板を乾燥し、乾燥した基板を、還元雰囲気下でアニールするので、Cu配線において微細なコンタクトホールを用いる場合であっても、安定性及び信頼性の高い配線構造を形成することができる。

【図面の簡単な説明】

【図1】

本発明による半導体装置の製造方法を示すフローチャートである。

【図2】

本発明による半導体装置の製造方法の原理を説明する図である。

【図3】

アニール時のCuのマイグレーションにより形成されるボイドを示す断面図である。

【図4】

本発明の一実施形態による半導体装置の製造方法により形成されるCu配線の 構造を示す断面図である。

【図5】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その 1) である。

【図6】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図 (その2) である。

【図7】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その3)である。

【図8】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その4) である。

【図9】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その5)である。

【図10】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その 6) である。

【図11】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その7)である。

【図12】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その8)である。

【図13】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その9)である。

【図14】

従来技術によるコンタクトホールの形成を示す断面図である。

【図15】

従来技術によるコンタクトホールの形成方法を示すフローチャートである。

【図16】

従来技術によるコンタクトホールの形成方法を示すフローチャートである。

【図17】

アルカリ性の薬液との反応によりコンタクトホール底部に露出したCu配線表面に形成されるCu表面変質層を示す断面図である。

【図18】

プラズマクリーニングにより低誘電率絶縁膜表面に形成される脱ガス成分吸着 性変質膜を示す断面図である。

【符号の説明】

- 10…基板
- 12…絶縁膜

- 14 ··· C u 配線
- 16…拡散防止膜
- 18…絶縁膜
- 20…コンタクトホール
- 22…汚染物質
- 24 ··· C u 表面変質層
- 25…ボイド
- 26…シリコン基板
- 28…有機低誘電率膜
- 30…シリコン酸化膜
- 32…第1の配線溝
- 34 …タンタル膜
- 36…第1のCu配線
- 38…拡散防止膜
- 40…シリコン酸化膜
- 42…有機低誘電率膜
- 44…シリコン酸化膜
- 46…第2の配線溝
- 48…ビアホール
- 50 …タンタル膜
- 52…第2のCu配線
- 54…ビア部
- 5 6 …拡散防止膜
- 58…反射防止膜
- 60…レジスト膜
- 62…シードCu膜
- 64…Cu膜
- 66…シリコン窒化膜
- 68…反射防止膜


- 70…レジスト膜
- 72…反射防止膜
- 74…レジスト膜
- 76…シードCu膜
- 78…Cu膜
- 100…基板
- 102…絶縁膜
- 104…Cu配線
- 106…拡散防止膜
- 108…絶縁膜
- 110…コンタクトホール
- 112…汚染物質
- 114…酸化物層
- 116…レジスト膜
- 118…Cu表面変質層
- 120…脱ガス成分吸着性変質膜

【書類名】

図面


【図1】

本発明による半導体装置の製造方法を示すフローチャート




【図2】

本発明による半導体装置の製造方法の原理を説明する図



【図3】


アニール時のCuのマイグレーションにより形成される ボイドを示す断面図



25…ボイド

【図4】

本発明の一実施形態による半導体装置の製造方法により 形成されるCu配線の構造を示す断面図



26…シリコン基板

28…有機低誘電率膜

30…シリコン酸化膜

32…第1の配線溝

34…タンタル膜

36…第1のCu配線

38…拡散防止膜

40…シリコン酸化膜

42…有機低誘電率膜

44…シリコン酸化膜

46…第2の配線溝

48…ピアホール

50…タンタル膜


52…第2のCu配線


54…ピア部


56…拡散防止膜

【図5】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図(その1)










58…反射防止膜 60…レジスト膜

【図6】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図(その2)










62…シードCu膜 64…Cu膜

【図7】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その3)









66…シリコン窒化膜

[図8]

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その4)






68…反射防止膜 70…レジスト膜


【図9】


本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その5)



【図10】


本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その6)






【図11】


本発明の一実施形態による半導体装置の製造方法を示す 工程断面図(その7)



【図12】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その8)







76…シードCu膜 78…Cu膜

【図13】


本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その9)






【図14】

従来技術によるコンタクトホールの形成を示す断面図




【図15】

従来技術によるコンタクトホールの形成方法を示すフローチャート




【図16】

従来技術によるコンタクトホールの形成方法を示すフローチャート



【図17】


アルカリ性の薬液との反応により、コンタクトホール底部に露出したCu配線表面に形成されるCu表面変質層を示す断面図



118…Cu表面変質層

【図18】

プラズマクリーニングにより低誘電率絶縁膜表面に形成される 脱ガス成分吸着性変質膜を示す断面図



120…脱ガス成分吸着性変質膜

【書類名】 要約書

【要約】

【課題】 Cu配線において微細なコンタクトホールを用いる場合であっても、 安定性及び信頼性の高い配線構造を形成しうる半導体装置の製造方法を提供する

【解決手段】 基板10上に形成され、Cu配線14が埋め込まれた絶縁膜12上に、拡散防止膜16及び絶縁膜18を形成する工程と、絶縁膜18に、Cu配線14に達するコンタクトホール20を形成する工程と、コンタクトホール20を形成した基板10を薬液により洗浄する工程と、薬液により洗浄した基板10を乾燥する工程と、乾燥した前記基板を、還元雰囲気下でアニールする工程とを有する。

【選択図】 図2

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由] 住所変更

住 所 神

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社